Как-то в январе месяце меня попросили помочь создать прошивку для ИМС (интегральная микросхема) Xilinx, которая бы перенаправляла потоки данных с одного устройства на 16. Я с радостью согласился - мозги в январе обычно застаиваются и хорошая разминка для них была во-время. Тем более, что я давно интересовался программируемой логикой, а тут появилась лишняя возможность попрактиковаться на "живом" устройстве. Из исходных данных был только алгоритм работы аналогичного устройства, мне его нужно было повторить. Скачав с сайта Xilinx свежую версию программы ISE WebPACK я стал изучать её, саму ИМС XC951144XL и как все это работает вместе. Раньше у меня был только опыт работы с ИМС Altera и её программой, поэтому всё для меня было абсолютно новым плане организации интерфейса. Наскоро набросав на бумаге блок-схему будущего устройства, я стал его реализовывать.
Первое на что я наткнулся - это на отсутвие привычных альтеровских мега-функций. Как потом оказалось их аналоги "живут" в другом месте. Но затем я столкнулся с другой "проблемой" - устройство получалось не совсем простым как я думал в начале, а если реализовывать это всё с помощью библиотечных символов, то получается очень громоздко и неудобно. Хотя вспоминанияя альтеровский ahdl подсознательно возникала мысль, что всё что получается, можно гораздо быстрее и удобнее описать на чем-то подобном языку програмирования и в этой программе. В этом отношении Xilinx решила не изобретать велосипед, а преложила использовать verilog или стандарт VHDL. В общем, я решил дополнить пробелы в своих знаниях и начать практиковаться на этом языке описания аппаратуры.
Комментариев нет:
Отправить комментарий